IDT5V49EE902NLGI【PDF 17/33 页】IC CLOCK GEN PLL 500MHZ 32VFQFPN

收藏本站

您好，
买卖IC网欢迎您。
请登录
免费注册

买卖IC网

Sheet目录2000

13页 14页 15页 16页 [17页]18页 19页 20页 21页

IDT5V49EE902

EEPROM PROGRAMMABLE CLOCK GENERATOR

CLOCK SYNTHESIZER

IDT EEPROM PROGRAMMABLE CLOCK GENERATOR

IDT5V49EE902

REV P 092412

Programming Registers Table

Addr

Default

Register

Hex

Value

Bit #

Description

0x00

Reserved

HW/SW

Hardware/Software Mode control

HW/SW - 0=HW, 1=SW

0x01

Reserved

SEL[2:0]

SEL[2:0] - selects configuration in

SW mode

0x02

OE6

OE5

OE4

OE3

OE2

OE1

OE0

OEx=Output Power Suspend

function for OUTx (‘1’=OUTx will

be suspended on SD/OE pin.

Disable mode is defined by

OEMx bits), ‘0’=outputs enabled

and no association with OE pin

(default).

0x03

Reserved

OS*[6:0]

OS*[6:0] - output suspend, active

low. Overwrites OE setting.

0x04

Reserved

PLLS*[3:0]

PLLS*[3:0] - PLL Suspend, active

low

SH - shutdown/OE configuration

0x05

Reserved

XTCLKSEL

Reserved

XTCLKSEL - crystal/clock select.

0=Crytal, 1=ICLK

0x06

Reserved

0x07

Reserved

XTAL[4:0]

XTAL[4:0] - crystal cap

0x08

Reserved

0x09

Reserved

0x0A

CZ0_CFG4

IP0[2:0]_CFG4

RZ0[3:0]_CFG4

PLL0 loop parameter

0x0B

CZ0_CFG5

IP0[2:0]_CFG5

RZ0[3:0]_CFG5

0x0C

CZ0_CFG0

IP0[2:0]_CFG0

RZ0[3:0]_CFG0

0x0D

CZ0_CFG1

IP0[2:0]_CFG1

RZ0[3:0]_CFG1

0x0E

CZ0_CFG2

IP0[2:0]_CFG2

RZ0[3:0]_CFG2

0x0F

CZ0_CFG3

IP0[2:0]_CFG3

RZ0[3:0]_CFG3

0x10

Reserved

D0[6:0]_CFG0

PLL0 input divider and input sel

D0[6:0] - 127 step Ref Div

D0 = 0 means power down.

0x11

Reserved

D0[6:0]_CFG1

0x12

Reserved

D0[6:0]_CFG2

0x13

Reserved

D0[6:0]_CFG3

0x14

Reserved

D0[6:0]_CFG4

0x15

Reserved

D0[6:0]_CFG5

0x16

N0[7:0]_CFG4

N - Feedback Divider

2 - 4095 (values of “0” and “1” are

not allowed) Total feedback with

A, using provided calculation

0x17

N0[7:0]_CFG5

0x18

N0[7:0]_CFG0

0x19

N0[7:0]_CFG1

0x1A

N0[7:0]_CFG2

0x1B

N0[7:0]_CFG3

0x1C

A0[3:0]_CFG0

N0[11:8]_CFG0

0x1D

A0[3:0]_CFG1

N0[11:8]_CFG1

0x1E

A0[3:0]_CFG2

N0[11:8]_CFG2

0x1F

A0[3:0]_CFG3

N0[11:8]_CFG3

0x20

A0[3:0]_CFG4

N0[11:8]_CFG4

0x21

A0[3:0]_CFG5

N0[11:8]_CFG5

0x22

CZ1_CFG4

IP1[2:0]_CFG4

RZ1[3:0]_CFG4

PLL1 Loop Parameter

0x23

CZ1_CFG5

IP1[2:0]_CFG5

RZ1[3:0]_CFG5

0x24

CZ1_CFG0

IP1[2:0]_CFG0

RZ1[3:0]_CFG0

0x25

CZ1_CFG1

IP1[2:0]_CFG1

RZ1[3:0]_CFG1

0x26

CZ1_CFG2

IP1[2:0]_CFG2

RZ1[3:0]_CFG2

0x27

CZ1_CFG3

IP1[2:0]_CFG3

RZ1[3:0]_CFG3

发布紧急采购，3分钟左右您将得到回复。

采购需求

(若只采购一条型号，填写一行即可)

*型号	*数量	厂商	批号	封装

添加更多采购

我的联系方式

相关代理商/技术参数

IDT5V49EE902NLGI8 制造商:Integrated Device Technology Inc 功能描述:IC CLK GEN EEPROM PROGR 32QFN

IDT5V49EE903NLGI 制造商:Integrated Device Technology Inc 功能描述:IC CLOCK GENERATOR

IDT5V49EE903NLGI8 制造商:Integrated Device Technology Inc 功能描述:IC CLK GEN EEPROM PROGR 32QFN

IDT5V49EE903PGGI 制造商:Integrated Device Technology Inc 功能描述:IC CLOCK GENERATOR

IDT5V49EE903PGGI8 制造商:Integrated Device Technology Inc 功能描述:IC CLK GEN EEPROM PROGR 28TSSOP

IDT5V49EE904NLGI 功能描述:IC PLL CLK GEN 200MHZ 32VFQFN RoHS:是类别:集成电路 (IC) >> 时钟/计时 - 时钟发生器，PLL，频率合成器系列:VersaClock™ III 标准包装:2,000 系列:- 类型:PLL 频率合成器 PLL:是输入:晶体输出:时钟电路数:1 比率 - 输入:输出:1:1 差分 - 输入:输出:无/无频率 - 最大:1GHz 除法器/乘法器:是/无电源电压:4.5 V ~ 5.5 V 工作温度:-20°C ~ 85°C 安装类型:表面贴装封装/外壳:16-LSSOP（0.175"，4.40mm 宽）供应商设备封装:16-SSOP 包装:带卷 (TR) 其它名称:NJW1504V-TE1-NDNJW1504V-TE1TR

IDT5V49EE904NLGI8 功能描述:IC PLL CLK GEN 200MHZ 32VFQFN RoHS:是类别:集成电路 (IC) >> 时钟/计时 - 时钟发生器，PLL，频率合成器系列:VersaClock™ III 标准包装:1,000 系列:- 类型:时钟/频率合成器，扇出分配 PLL:- 输入:- 输出:- 电路数:- 比率 - 输入:输出:- 差分 - 输入:输出:- 频率 - 最大:- 除法器/乘法器:- 电源电压:- 工作温度:- 安装类型:表面贴装封装/外壳:56-VFQFN 裸露焊盘供应商设备封装:56-VFQFP-EP（8x8）包装:带卷 (TR) 其它名称:844S012AKI-01LFT

IDT5V50009DCG 功能描述:IC PC CLOCK 8-SOIC RoHS:是类别:集成电路 (IC) >> 时钟/计时 - 时钟发生器，PLL，频率合成器系列:- 标准包装:39 系列:- 类型:* PLL:带旁路输入:时钟输出:时钟电路数:1 比率 - 输入:输出:1:10 差分 - 输入:输出:是/是频率 - 最大:170MHz 除法器/乘法器:无/无电源电压:2.375 V ~ 3.465 V 工作温度:0°C ~ 70°C 安装类型:* 封装/外壳:* 供应商设备封装:* 包装:*

采购需求

发布成功！您可以继续发布采购。也可以进入我的后台，查看报价

发布成功！您可以继续发布采购。也可以进入我的后台，查看报价

我的联系方式